ラティスFPGA ICLIF-MD6000-6JMG80I

ラティスは、イーサネット、PCI Express、SPI4.2、高速ストレージコントローラなどの規格に最適なソリューションを提供します。LatticeSC/Mは、エンベデッドメモリ、階層型クロックネットワーク、クロック管理リソースを備えており、ハイエンドのシステム設計に適しています。超高速 - LatticeSC/Mには、高度な組み込みPCSとPURESPEEDテクノロジーを統合したSERDESが付属し、2Gbpsの並列IOをサポートし、統合された組み込みASICブロックが最大のパフォーマンスを提供します。低消費電力 -- 低消費電力の1V Vccオプションにより、チップの消費電力が44%削減され、SERDESはチャネルあたり105mWしか消費しないため、全体的な消費電力を可能な限り最小限に抑えることができます

15 k〜115 k のLUT4139〜942 IO700 MHzグローバルクロック、1 GHzエッジクロック各デバイスには、600 Mbps〜3.8 Gbpsの範囲のレートで4〜32個のSERDESブロックがあります。500 MHzの動作周波数と1〜7.8 Mbitの容量を持つ組み込みRAMブロック各デバイスには、最大8つのPLLSが最大1GHz、最大12のDLLSが最大700 MHzです